SOC MPC8640D: архітектура систем, особливості команд, можливість використання

SOC MPC8640D: архітектура систем, особливості команд, можливість використання

Курсова робота

SOC MPC8640D: архітектура систем, особливості команд, можливість використання

Вступ

PowerPC (або скорочено PPC) - мікропроцесорна RISC -архітектура, створена в 1991 альянсом компанії Apple , IBM і Motorola , відомому як AIM.

Історія PowerPC починається з прототипу мікросхеми 801, створеного в IBM в кінці 1970-х На основі ідей Джона Кока про RISC -архітектурі. Далі вона була продовжена 16 - реєстрових дизайном IBM / RT в 1980-х роках, який в подальшому розвинувся в архітектуру POWER , представлену RISC System/6000 на початку 1990-х . Дизайн POWER був заснований на архітектурі попередніх RISC- процесорів , таких як IBM 801 , та архітектури MIPS . Цей мікропроцесор POWER, одне з перших суперскалярні втілень архітектури RISC, був високопродуктивним і багатоядерних. У IBM скоро зрозуміли, що їм потрібно одночіповим дизайн, в якому не були б втілені деякі інструкції POWER, щоб лінія процесорів RS/6000 включала вирішення всіх рівнів продуктивності, і робота над одночіповим мікропроцесором POWER почалася.

IBM запропонувала Apple співпрацю в розробці сімейства одночіповим процесорів, заснованих на архітектурі POWER. Незабаром після цього Apple, як один з найбільших замовників мікропроцесорів класу настільних систем Motorola , попросила Motorola приєднатися до цього співробітництва, тому вважала як Apple, що Motorola, з її довгою історією роботи з Apple, буде здатна виробляти більшу кількість мікропроцесорів, ніж IBM. Цей потрійний союз став відомим як AIM, за першими літерами Apple, IBM, Motorola. Для Motorola вступ до цього союзу було надзвичайно вигідним. Це дозволяло їм продавати добре протестований і могутній RISC-процесор, не витрачаючи грошей на його розробку. У них також був великий покупець цих процесорів - Apple, і ще один - потенційний - в особі IBM, яка могла б не виробляти свої молодші версії POWER, а купувати їх в Motorola

1. Загальна частина

1.1 Історія виникнення та стисла характеристика мікропроцесора Power

PowerPC e200

PowerPC e200 сімейство 32-розрядних ядер Power Architecture мікропроцесор, розроблений корпорацією Freescale для первинного використання в автомобільних і промислових систем управління. Ядра призначені для формування частини процесора в системі-на-чіпі (SoC) конструкції зі швидкістю аж до 600 МГц, що робить їх ідеальним вибором для вбудованих додатків.

Розроблений корпорацією Freescale для первинного використання в системі-на-чіпі (SoC) конструкції зі швидкістю аж до 800 МГц, що робить їх ідеальним вибором для вбудованих додатків.

PowerPC e300

E300 є Суперскалярна RISC ядро з 16/16 або 32/32 Кб L1 дані / інструкції кеші, 4 етап трубопроводу з вантажем / магазину, системний реєстр, пророкування розгалужень і цілий підрозділ з можливістю подвійної точності FPU. E300 ядро не сумісна з останньою Power ISA, але дотримується раніше специфікації PowerPC і є повністю назад сумісний з G2 і PowerPC 603e ядра, з якого вона витікає.E300 основних є частиною процесора декількох процесорів SoC від Freescale:MPC83xx PowerQUICC II Pro сім'ї телекомунікаційних та мережевих процесорів.MPC51xx і MPC52xx сім'ї автомобільних і промислових процесорів управління.

PowerPC e500

PowerPC E500 є 32-розрядної архітектури Power основі мікропроцесора ядро з Freescale Semiconductor. Ядро сумісно з дорослими PowerPC специфікації книга E, а також поточні Power ISA v.2.03. Вона має подвійне питання, 7-етапного конвеєра з КПС, 32/32 KiB даних і команд L1 кешу і 256, 512 або 1024 Кб L2 кеш МГц. Витримки в діапазоні від 533 МГц до 1,5 ГГц, ядро призначено для настройки та задоволення конкретних потреб вбудованих додатків з функціями, як багатоядерні роботи та інтерфейс для застосування допоміжних технологічних установок (ЗСУ).

E500 повноваження високопродуктивних PowerQUICC III системи на чіпі (SoC) мережевих процесорів, і всі вони мають загальну схему іменування, MPC85xx. Freescale нового QorIQ це еволюційний крок від PowerQUICC III, а також буде заснована на E500 ядер.

PowerPC e600

PowerPC E600 сімейство 32-розрядних ядер Power Architecture мікропроцесор, розроблений корпорацією Freescale для первинного використання у високій продуктивності системи-на-чіпі (SoC) конструкції зі швидкістю в діапазоні понад 2 ГГц, що робить їх ідеальними для високої продуктивності маршрутизації і телекомунікаційних систем. E600 є продовженням вельми успішної дизайн PowerPC G4, PowerPC ака 7400.

E600 є Суперскалярна поза порядком RISC ядро з 32/32 Кб L1 дані / інструкції кеші, 7 етап, 3-питання трубопроводу з вантажем / магазину, системний реєстр, потужний пророкування розгалужень, цілий підрозділ, подвійної точності FPU і розширення 128-бітний блок AltiVec з обмеженими позачергового виконання замовлень. Ядро призначений для роботи в багатопроцесорних і багатьох основних конструкцій і може приймати великі обсяги кеш L2 на смерть.

E600 ядро не сумісні з новою специфікацією Power ISA, але дотримується раніше специфікації PowerPC і є повністю назад сумісний з PowerPC G4 ядра, з якого вона витікає.

Основні характеристики MPC8640D:

Швидкість процесора - 1 ГГц /1.25

Типові потужність - 14 Вт /21

MPX Автобус (комплексний) - до 500 МГц

Кеш L1 (інтегрований) - 32 KB інструкцію, 32 KB на ядро даних з контролем парності захисту

Кеш L2 (інтегрований) - 1 MB на кожне ядро з можливістю ECC

Компанія Freescale приступила до відвантажень дослідних зразків нової, двоядерний системи-на-чіпі (SoC) MPC8640D, яка містить два PowerPC-ядра e600, що працюють на частоті 1,0 - 1,25 ГГц. Як повідомляється, представлена мікросхема є версією раніше представленої одноядерний моделі MPC8641D, вже знайшла досить широке застосування, і повністю сумісна з нею і по контактах, і програмно. Однак, на відміну від попередниці, для новинки заявлено на 27% менше енергоспоживання та знижена на 37% ціна, що має привернути до неї увагу розробників, як нових, так і вже освоїли дану платформу.

Зниження енергоспоживання і ціни, згідно з поясненнями Freescale, вдалося досягти, перш за все, за рахунок зниження робочої частоти ядер і системної шини. Якщо для MPC8641D максимальна робоча частота - 1,5 ГГц, а шина тактіруется на 667 МГц, то максимум для MPC8640D - 1,25 ГГц, з частотою шини 500 МГц. В іншому ж набір функціональних блоків цих чіпів однаковий, і включає 32 Кб кеша L1, 1Мб кеша L2 на ядро, блок векторних обчислень AltiVec 128-біт, компоненти північного мосту, в тому числі контролери DDR1/DDR2, шину до систем зберігання, набір швидкісних інтерфейсів - послідовний RapidIO, Ethernet і PCI Express. За даними виробника, типовий рівень споживаної потужності MPC8640D - 14-21 Вт, а допустимий діапазон температур - від 0 до 105 градусів Цельсія.

Чіп MPC8640D, також як і його одноядерних версія, MPC8640, позиціонується для застосування в мережевій і телекомунікаційному обладнанні, системах розподілених обчислень, в аерокосмічних і оборонних програмах. Ціна мікросхем у великих партіях - 120 і 90 дол, відповідно, початок поставок заплановано на другу половину 2008 р.

Характеристика живлення:

1. Ці значення визначають витрату енергії в номінальнії напрузі і застосовуються до всіх допустимих частотами шини процесора і

2. конфігурації. Значення не включають розсіювання живлення для операцій введення-виведення.

2. Типове живлення - середнє значення, виміряний у рекомендованому базовій напрузі номіналу (VDD_Coren) та 65 ° C стик температура , виконуючи Dhrystone 2.1 порівняльного тесту і досягаючи 2.3 МІЛЬЙОНІВ операцій за секунду / МГЦ Dhrystone з одним ядром у 100%-ої ефективності і другим ядром у 65%-ої ефективності.

3. Теплове живлення - середнє живлення, виміряне у номінальній базовій напрузі (VDD_Coren) і максимальний операційний стик температура, виконуючи Dhrystone 2.1 порівняльних тесту і досягаючи 2.3 МІЛЬЙОНІВ операцій за секунду / МГЦ Dhrystone на обох ядрах і типовою робочого навантаження в інтерфейсах платформи.

4. Максимальна потужність - максимальна потужність, виміряна в номінальній базовій напрузі (VDD_Coren) і максимальний операційний стик температура (див. Table2), виконуючи тест, який включає повністю L1-cache-resident, винайдена послідовність інструкцій, які зберігають всі модулі виконання максимально зайнятими на обох ядрах.

5. Ці числа живлення тільки для моделей MC8640Dwxx1067Nz і MC8640wxx1067Nz. VDD_Coren = 0.95 V і

1.2 Архітектура мікропроцесора MPC8640D

Блок цього процесора включає в себе 2 ядра процесора та 1Мб кеш-пам'яті другого рівня (L2) (чотири блоки по 32Кб Cache SRAM). Високошвидкісна шина кеш-пам'яті повністю ізольована та працює на тій же ж частоті, що і ядро процесора. Сигнали, які передаються системною шиною використовують розширену версію низьковольтної AGTL+ (Advanced Gunning Transceiver Logic) сигнальної технології. Для найбільш швидкої роботи системна шина підтримує синхронну передачу даних. Сигнали системної шини вимагають зовнішнього переривання в кінці кожного кроку для того, щоб допомогти забезпечити високий рівень сигналу. Максимальна пропускна здатність системної шини даних - 1.1Гб/сек.

Абстрактний рівень процесора.

Процесор MPC8640D функціонально потребує прошивку Абстрактного Рівня Процесора (Processor Abstraction Layer - PAL). Прошивка PAL знаходиться у системній флеш-пам'яті та є частиною архітектури Intel Itanium. Процесор використовує концепцію EPIC (Explicitly Parallel Instruction Computing - явна паралельна обробка інструкцій) для тіснішого зв'язку між апаратним та програмним рівнем. За цією концепцією, розроблений інтерфейс зв'язку між процесором та програмним забезпеченням, щоб це саме програмне забезпечення могло експлуатувати всю доступну під час компіляції інформацію та ефективно доставляти її до процесора. У ній розглядаються кілька основних вузьких місць у продуктивності сучасних комп'ютерів, таких як латентність пам'яті, значення адреси пам'яті та залежностей управління потоком.

Процесор MPC8640D має шість 10-ступеневих конвеєри та працює на частоті 1200 MHz . На тактах 1-3 відбувається заповнення конвеєра (пролог), такти 4-5 ставляться до фази ядра, такти 6-8 відповідають епілогу. Якби не було взаємозалежності, команди ld8, add і st8 могли б працювати паралельно у фазі ядра (передбачається, що є два порти пам'яті). Скажемо, коли add починає роботу, ld8 могла б почати нове завантаження, але вже в інший GR-Регістр. У суперскалярних RISC-Процесорах для досягнення подібних цілей доводиться створювати окремі коди для прологу й епілогу, розкручувати цикли, що приводить до збільшення довжини коду. Висока частота системної шини зменшує затримки інструкцій. Для обробки даних процесор використовує: 4 блоки для обробки цілих чисел, 4 блоки для обробки мультимедіа, 2 блоки завантаження \ збереження, 3 блоки розгалуження, 2 блоки розширеної та 2 звичайної точності для обробки чисел з плаваючою крапкою. Дані процесори можуть бути ефективно використані для побудови як невеликих чотирьохпроцесорних так і величезних систем. Збалансоване ядро та підсистема пам'яті забезпечують високу продуктивність роботи з будь-якими завданнями.

Завдяки наявності 6 конвеєрів процесор може виконувати 6 інструкцій за такт. З додаванням широкого набору інструкцій, який має MPC8640D, стає можливою обробка значно більшої кількості інструкцій за цикл. Блок обробки чисел з плаваючою комою підтримує одночасне множення-додавання для забезпечення проведення наукових обчислень.

Підсистема пам'яті.

Процесор MPC8640D отримує доступ до головної системної пам'яті через головну системну шину. Підсистема пам'яті процесора MPC8640D складається з L1 кешу інструкцій (L1I), L1 кешу даних (L1D), програмованого контролера переривань (Programmable Interrupt Controller - PIC), таблиці адрес ALAPT та системної шини.

Робота з числами з плаваючою крапкою.

Арифметичні команди включають операції типу " помножити-і-скласти" і " помножити-і-відняти", команди обчислення максимуму/мінімуму, а також команди розрахунку зворотної величини й зворотного квадратного кореня. Застосування двох останніх замість команд розподілу й квадратного кореня відповідно спрощує роботу з конвеєрами. Реалізація команди обігу замість розподілу була застосована, як відомо, ще в легендарному Cray-1.

Процесор містить 64 цілочисленних регістрів і регістрів із плаваючої коми, 32 однобітних предикатних регістра, 8 регістрів переходу. 48 регістрів видні в якості "регістрового вікна" і можуть бути використані при програмній конвеєризації. Регістри переходу служать для пророкування адреси переходу й зберігають адресу, використовувана в непрямому переході.

,Регістри CPUID є 64-розрядними. В CPUID-Регістрах 0 і 1 лежить інформація про виробника, у регістрі 2 перебуває серійний номер процесора, а в регістрі 3.

Задається тип процесора (cемейство, модель, версія архітектури й т.п.) і число CPUID-Регістрів.

2.1 Материнська плата для мікропроцесора MPC8640D

XPedite5130 - 3U провідність - або охолоджує струменем повітря CompactPCI (cPCI) одноплатний комп'ютерний на процесорі Freescale MPC8640D. З подвійним PowerPC e600 ядра, що працюють в 1.25 ГГц, MPC8640D поставляє поліпшену продуктивність і ефективність для сьогоднішньої мережевий обробки інформації та інших вбудованих обчислювальних додатків.

Доповнюючи продуктивність процесора, функції XPedite5130 два окремих каналу до 2 Гбайт кожен SDRAM ECC DDR2-533, багаторазові інтерфейси PCI Express, підтримка PrPMC / XMC, до 256 Мбайт флеш-пам'яті NOR (з надмірністю), і до 4 Гбайт флеш-пам'яті НЕ - І. Порти Ethernet на Два гігабіта, два RS-232/422/485 порти, і введення-виведення P14 від PrPMC прямують до J2 для додаткової системної гнучкості.

XPedite5130 забезпечує високоефективне, багатофункціональне рішення для поточних і майбутніх поколінь вбудованих додатків. Пакети підтримки операційної системи для XPedite5130 включають Вітер Річка Вксуоркс, Linux, Нейтрино QNX, і зелена ЦІЛІСНУ виступів.

Опис блоків

1. Два канали до SDRAM ECC DDR2-533, до 4 Гбайт (2 Гбайт кожен)

2. 2. 32-розрядний PCI-на-PCI міст призначений для взаємодії між первинною шини PCI і

3. середніх автобусів PCI. Міст складається з PCI Bus Master, автобус цілі та цільової функції на первинному шини PCI.

4. Для запису інформації в комірку NOR необхідно зарядити плаваючий затвор. Цього досягають, пропускаючи через канал транзистора сильний струм, при якому виникають гарячі електрони, що мають достатню енергію для подолання оксидного шару.

NAND-пам'ять використовує тунельну інжекцію для запису і тунельний випуск для вилучення. NAND'ова флеш-пам'ять формує ядро легкого USB-інтерфейсу запам'ятовуючих приладів, які також відомі як USB флешки.

5. Freescale MPC 8640D процесор з подвійним PowerPC e600 ядра в 1.25 ГГц

6. J1- PrPMC введення-виведення P14 J2

7. J2 - Два 10/100/1000Base-T порти Ethernet J2

8. Magnetisc

9. Gigabit Ethernet PHY -Gigabit Ethernet стандарт був розроблений було великий інтерес як 10GbE WAN транспорту, і це привело до введення поняття WAN PHY для 10GbE. Це працює на трохи повільніше швидкістю передачі даних, ніж LAN PHY і додає деякі додаткові інкапсуляції. WAN PHY LAN PHY і вказані на одні й ті ж PMDS (фізичні, залежний від середовища), так 10GBASE-LR і 10GBASE-LW можете використовувати той же оптики. За кількістю портів відправили LAN PHY значно outsells WAN PHY.

10. Transceiver являє собою поєднання передавач / приймач в одному пакеті

11. I C GPIO drivers

12. Temp sensors-теплові датчики.

13. EEPROM - Пам'ять такого типу може стиратися і заповнюватися даними кілька десятків тисяч разів. Використовується в твердотільних накопичувачах. Однією з різновидів EEPROM є флеш-пам'ять

14. TPM - назва специфікації, деталізують кріптопроцессор, в якому зберігаються криптографічні ключі для захисту інформації, а також узагальнений найменування реалізацій зазначеної специфікації, наприклад у вигляді «чіпа TPM» або «пристрої безпеки TPM» (Dell).

15. ProcessorPMC (PrPMC) модулі забезпечують повну процесора хоста і підсистеми пам'яті в базовій плити повний PCI основі контролери введення / виводу в компактному і стандартних форм-факторі.

15.ХМС - Канальний цифровий ресивер PMC / XMC модуль

Опції

Провідність або повітряне охолодження

Розширений шок і допуск вібрації

Конфігурується як системний контролер чи периферійний пристрій

Розміщує PrPMC або XMC

Два RS-232/422/485 послідовних порту J2

До 256 Мбайт флеш-пам'яті NOR (з надмірністю)

До 4 Гбайт флеш-пам'яті НЕ - І

Передній введення-виведення, доступний через plugover модуль

Зелений BSP ЦІЛІСНУ Виступивши

LSP Linux

Вітер BSP Річки Вксуоркс

BSP Нейтрино QNX

Процесор

Freescale ГДК 8640D процесор

Подвійні PowerPC E600 ядрами частотою до 1,25 ГГц

1 MB L2-кеша на кожне ядро

Комплексна AltiVec IEEE754 сумісний 64-бітної плаваючою точкою групи

Пам'ять

Два канали DDR2-533 ECC SDRAM, до 4 Гб (2 Гб)

До 256 Мб NOR Flash (з резервуванням)

До 4 Гб NAND Flash

J1 CPCI інтерфейс

32-розрядний PCI inferface, що працюють на 33 або 66 МГц

Системний контролер здатна до розгону на борту і арбітраж

J2 CPCI інтерфейс

Два порти Ethernet 10/100/1000Base-T

Два послідовних порту RS-232/422/485

PrPMC P14 I / O

Чотири GPIO сигналів

2.2 Будова комп'ютера на базі мікропроцесорів MPC8640D

ОЗП (оперативний запам'ятовуючий пристрій).

Оперативна пам'ять (оперативний запам'ятовуючий пристрій, ОЗП) - частина системи пам'яті ЕОМ, в яку процесор може звернутися за одну операцію (jump, move і т. п.). Призначена для тимчасового зберігання даних і команд, необхідних процесору для виконання ним операцій. Оперативна пам'ять передає процесору дані безпосередньо, або через кеш-пам'ять. Кожна клітинка оперативної пам'яті має свою індивідуальну адресу.

Існує два типи ОЗП: статичне й динамічне. Статичне ОЗП конструюється з використанням D-тригерів. Інформація в ОЗП зберігається протягом усього часу, поки до нього подається живлення. Статичне ОЗП працює дуже швидко. Звичайний час доступу становить кілька наносекунд. Із цієї причини статичне ОЗП часто використається в якості кэш-памяти другого рівня.

ПЗП (постійний запам'ятовуючий пристрій)

Постійний запам'ятовуючий пристрій (ПЗП) - енергонезалежна пам'ять, використовується для зберігання масиву незмінних даних.

ПЗП містить інформацію, яка не повинна змінюватись в ході виконання процесором програми. Таку інформацію складають стандартні підпрограми, табличні дані, коди фізичних констант і постійних коефіцієнтів тощо. Ця інформація заноситься в ПЗП попередньо, і в ході роботи процесора може тільки зчитуватися. Таким чином, ПЗП працює в режимах зберігання та зчитування. ПЗП має перевагу перед ОЗП у властивості зберігати інформацію при збоях і відключенні живлення.

МП (Мікропроцесор)

Мікропроцесор - пристрій, що відповідає за виконання арифметичних, логічних операцій і операцій управління, записаних в машинному коді. МП реалізований у вигляді однієї мікросхеми або комплекту з кількох спеціалізованих мікросхем .

Основними характеристиками мікропроцесора є його швидкодія і розрядність. Швидкодія - це число що виконуваних операцій в секунду.

Розрядність характеризує обсяг інформації, яку мікропроцесор обробляє за одну операцію.

Шина даних

Шина даних - шина, призначена для передачі інформації. У комп'ютерній техніці прийнято розрізняти виводи пристроїв за призначенням: одні для передачі інформації (наприклад, у вигляді сигналів низького або високого рівня), інші для повідомлення всіх пристроїв (шина адреси) - кому ці дані призначені.

Шина адреси

Шина адреси - комп'ютерна шина, що використовується центральним процесором або пристроями, здатними ініціювати сеанси DMA, для вказівки фізичної адреси, слова (або початку блоку слів), до якого пристрій може звернутися для проведення операції зчитування або запису.

Шина управління

Шина управління - комп'ютерна шина якою передаються сигнали, що визначають характер обміну інформацією по магістралі. Сигнали управління визначають яку операцію зчитування або запису інформації з пам'яті потрібно зробити, синхронізуює обмін інформацією між пристроями та інше.

Ця шина не має такої ж чіткої структури, як шина даних або шина адреси. У шину управління умовно об'єднують набір ліній, що передають різні керуючі сигнали від процесора на всі периферійні пристрої і назад. У будь-якій шині управління обов'язково присутні лінії, що передають такі сигнали як:

RD - сигнал читання

WR - сигнал запису

MREQ - сигнал, ініціалізації пристроїв пам'яті (ОЗП або ПЗП)

IORQ-сигнал ініціалізації портів введення / виводу

Крім того, до сигналів шини управління відносяться:

READY - сигнал готовності

RESET - сигнал скидання

Інтерфейс введення-виведення

Інтерфейс введення-виведення вимагає управління процесором кожного пристрою. Інтерфейс повинен мати відповідну логіку для інтерпретації адреси пристрою, який генерується процесором.

Встановлення контакту повинно бути реалізовано інтерфейсом за допомогою відповідних команд типу (зайнято, готовий, чекаю), щоб процесор міг взаємодіяти з пристроєм вводу-виводу через інтерфейс.

Комп'ютер, що використовує введення-виведення з розподілом пам'яті, звертається до апаратного забезпечення за допомогою читання і запису у визначені елементу пам'яті, використовуючи ті ж самі інструкції мови асемблера, які комп'ютер зазвичай використовує при зверненні до пам'яті.

3. Алгоритмізація і програмування

3.1 Формалізація задачі

Запрограмувати на Assembler:

1) Обчислюємо підкореневий вираз y=ax2-bx+c/ d*x2-1

2) Перевіряємо під кореневий вираз на відємність

3) Обчилюємо квадратний корінь

4) Обчилюємо знаменник

5) Перевіряємо , ща знаменник не ? 0

6) Ділимо чисельник на знаменик

3.2 Розробка програми на Assembler

586

masm

.model use16 small

.stack 256

.data

X dw 31

C dw 15

B dw 28

L dw 1

A dw 7

D dw 2

Y dt ?

.code

main proc near

mov ax,@data

mov ds,ax

finit

fild X

fimul X

fimul D

fisub L

ftst

fstsw ax

sahf

jp exit

jc exit

fsqrt

ftst

fstsw ax

sahf

jp exit

jz exit

fild X

fimul X

fimul A

fild X

fimul B

fsub

fxch

fdiv

fstp Y

exit:

mov ax,4c00h

int 21h

main endp

end main

3.3 Створення ехе - файлу

Файл robota76.asm 2866, 5/28/10, 10:07

(розмір файла, число/місяць/рік , година:хвилина створення)

Виконання tasm robota76.asm

Assembking file: robota76.asm

Error messages: None

Warning messager: None

Passes 1

Remaining memory:

Створюеться файл robota76.obj 287, 5/28/10, 10:07

(розмір файла, число/місяць/рік , година:хвилина створення)

Виконання: tlink K32C13.obj

Warning: ________

Створюеться файл robota76.exe 620, 5/28/10, 10:07

(розмір файла, число/місяць/рік , година:хвилина створення)

Виконання: td.exe/ robot76.exe

3.4 Покрокове виконання

3.5 Можливості використання мікропроцесорів в різних МПС

Чіп MPC8640D, також як і його одноядерних версія, MPC8640, позиціонується для застосування в мережевій і телекомунікаційному обладнанні, системах розподілених обчислень, в аерокосмічних і оборонних програмах.

Перший Mac був випущений 24 січня 1984 року. Це був перший популярний персональний комп'ютер, що використовує графічний інтерфейс користувача (винайдений в Xerox PARC) і мишу, замість стандартного на той момент інтерфейсу командного рядка. Незабаром після цього компанія припинила розробку і виробництво Apple II, яке раніше було головним джерелом доходу компанії.

В даний час комп'ютери Macintosh представлені такими серіями продуктів: ноутбуки початкового рівня MacBook, ноутбуки верхнього рівня MacBook Pro, ультрапортативний ноутбук MacBook Air, компактні настільні комп'ютери Mac mini, робочі станції з інтегрованим дисплеєм iMac, робочі станції верхнього рівня Mac Pro, сервери Xserve. Всередині кожної серії випускається кілька різних конфігурацій.

Висновок

Отже,мікропроцесор MPC8640D був розроблений компаніею Freescale яка приступила до розробки двохядерної систему на чипі (SoC) MPC8640D, яка містить два PowerPC-ядра e600.Процесор мае характерну особливість це зниження енергоспоживання і ціни, згідно з поясненнями Freescale, вдалося досягти, перш за все, за рахунок зниження робочої частоти ядер і системної шини. Споживаної потужності MPC8640D - 14-21 Вт, а допустимий діапазон температур - від 0 до 105 градусів Цельсія.

Література та перелік посилань

1.http://www.freescale.com/files/32bit/doc/data_sheet/MPC8640DEC.pdf

2.http://www.freescale.com/webapp/sps/site/prod_summary.jsp?code=MPC8640

3. http://www.ge-ip.com/ru/news-events/detail/2406

4. http://etools.de/boards/processor/powerpc/xpedite5102.html

5. http://ru.wikipedia.org/wiki/POWER